반도체 Special Bonding Package (2)

반도체 Special Bonding

이 글에서는 특수한 본딩 형태인 Flip chip CSP bonding, WLCSP, Sip in Flip Chip Bonding과 HMC(Hybrid Memory Cube)에 대해 알아보도록 하겠습니다. 

 

 

반도체 Special Bonding Package의 이해

 Flip chip CSP bonding (플립 칩 본딩)

플립 칩 본딩이라고도 하는 플립 칩 칩 스케일 패키지(FC-CSP)는 전자 장치에 다양한 이점을 제공하는 최첨단 반도체 패키징 기술입니다. 플립 칩 본딩에서는 반도체 칩을 기판이나 다른 칩에 거꾸로(뒤집어서) 실장 합니다. 얇은 와이어가 칩과 기판을 연결하는 기존의 와이어 본딩과 달리 플립 칩 본딩은 상호 연결을 위해 범프를 사용하며 플립 칩 본딩의 금속 패드 배열은 2차원적이어서 와이어 본딩에 비해 더 높은 연결 밀도를 구현할 수 있습니다. 플립 칩 본딩의 본딩 길이는 와이어 본딩보다 훨씬 짧아(수십 마이크로미터) 고속 신호 처리 및 RF 애플리케이션에 적합합니다.
최근 플립 칩 본딩의 발전으로 인해 I/O 수가 많은 칩에 필수적인 상호 연결 기술이 되었습니다.

 

플립 칩 본딩은 전력 전자 장치에서 매우 중요하며 본딩 길이가 짧기 때문에 고속 디지털 및 RF 연결에 선호됩니다. 귀금속 가격이 상승함에 따라 플립 칩 본딩은 I/O 집약적인 칩을 위한 비용에 효율적인 솔루션을 제공합니다. IR(적외선) 센서나 X-레이 센서처럼 2D 신호를 판독 집적 회로(ROIC)로 전송해야 하는 애플리케이션에서는 기생 부품이 적기 때문에 플립 칩 본딩이 탁월한 성능을 발휘합니다.

전 세계 플립 칩 시장은 스마트폰, 노트북, 스마트 TV, 태블릿, 게임 콘솔 등에 적용되면서 크게 성장했습니다.
이 기술은 고속, 저비용, 소형 기기 등 미래 가정용 IT 제품의 수요를 충족하며 2018년까지 플립 칩 본딩은 주로 스마트폰과 노트북에서 범프가 있는 웨이퍼의 약 20%에 적용되었습니다. 2010년부터 2018년까지 플립 칩 본딩 시장의 연평균 성장률(CAGR)은 표준 웨이퍼의 경우 19%, Cu 필러 및 마이크로 범프와 같은 고부가가치 제품의 경우 35%였습니다. 
플립 칩 본딩은 최적의 전기 연결, 비용 효율성, 다용도성을 제공하여 끊임없이 진화하는 마이크로 일렉트로닉스 분야에서 핵심적인 역할을 하고 있다고 할 수 있습니다. 

 

 

 

WLCSP(Wafer Level Chip Scaled Package)

웨이퍼 레벨 칩 스케일 패키지(WLCSP)는 전자 장치에 여러 가지 이점을 제공하는 첨단 반도체 패키징 기술입니다. WLCSP는 웨이퍼 수준에서 직접 반도체 칩을 패키징하고 테스트합니다. 다이의 활성면이 뒤집혀 있고 칩은 솔더 볼을 사용하여 인쇄 회로 기판(PCB)에 연결됩니다. 개별 칩을 절단하여 패키징 하는 기존 패키징 방식과 달리 WLCSP는 칩의 원래 치수를 유지하며 패키지 크기는 칩의 치수와 거의 일치하므로 콤팩트한 폼 팩터를 구현할 수 있습니다.

WLCSP는 크기가 작아 공간 제약이 있는 애플리케이션에 이상적이다. 솔더 볼을 사용하여 고밀도로 연결할 수 있으며 재료비가 상승하는 상황에서 WLCSP는 비용면에서 효율적인 솔루션을 제공합니다. 

 

장기적인 성능을 보장하기 위해서는 WLCSP 신뢰성이 필수적입니다. 
테스트는 온도 사이클링, 기계적 낙하 테스트, 주기적 굽힘 테스트가 포함되며 이러한 테스트는 다양한 조건에서 패키지의 견고성을 평가합니다. WLCSP는 최신 전자 기기를 위한 콤팩트하고 비용면에서 효율적이며 신뢰할 수 있는 패키징 솔루션입니다.

 

Wafer Level Chip Scaled Package

 

 

Sip in Flip Chip Bonding (Sip)

시스템 인 패키지(SiP) 반도체 기술은 단일 패키지 내에 여러 집적 회로를 통합할 수 있는 강력한 솔루션을 제공합니다. 시스템 인 패키지(SiP)는 하나 이상의 칩 캐리어 패키지 내에 여러 개의 집적 회로(IC)를 통합하는 것을 말하며 SiP 반도체는 전자 시스템의 전부는 아니더라도 대부분의 기능을 수행할 수 있습니다.
일반적으로 휴대폰, 디지털 음악 플레이어 및 이와 유사한 장치의 부품에 사용되며 SiP 다이는 칩셋 또는 퀼트 패키징과 같은 기술을 사용하여 수직으로 쌓거나 수평으로 타일링 할 수 있습니다. 다이 사이의 연결은 표준 오프칩 와이어 본드 또는 납땜 범프를 통해 이루어지며 SiP 기술을 사용하면 단일 패키지 내에 완전한 기능 유닛을 구현할 수 있습니다.

 

SiP는 2.5D 및 3D 스태킹을 포함한 다양한 패키징 접근 방식을 지원합니다. SiP는 여러 개의 칩을 통합하여 시스템 설계에 대한 다양한 접근 방식을 제공하며 프로세스를 간소화하여 비용을 절감할 수 있습니다. SiP는 다른 패키징 스타일에 비해 더 나은 전기적 특성을 제공합니다.

SiP 개발은 열 관리, 신호 무결성, 수율과 관련된 과제에 직면해 있으나 패키지 온 패키지(PoP), 2.5D 및 3D-IC의 발전은 계속해서 SiP 기술을 형성하고 있습니다. SiP 반도체 기술은 여러 IC의 통합을 혁신적으로 개선하여 소형의 고기능 전자 시스템을 구현할 수 있게 해 주며 칩을 수직으로 쌓든 수평으로 타일링하든, SiP는 최신 시스템 설계를 위한 다목적 솔루션을 제공합니다.

 

HMC(Hybrid Memory Cube)

하이브리드 메모리 큐브(HMC)는 실리콘 관통전극(TSV)을 통해 스택형 DRAM 메모리를 연결하는 고성능 컴퓨터 랜덤 액세스 메모리(RAM) 인터페이스입니다. HMC는 호환되지 않는 경쟁 제품인 고대역폭 메모리(HBM) 1와 경쟁합니다.

HMC는 TSV와 마이크로 범프를 결합하여 여러 메모리 셀 어레이 칩을 서로 쌓아 올리며 메모리 컨트롤러는 별도의 다이에 통합되어 있습니다. HMC는 표준 DRAM 셀을 사용하지만, 같은 크기의 기존 DRAM 메모리보다 데이터 뱅크가 더 큽니다. HMC 인터페이스는 현재 DDR n(DDR2 또는 DDR3) 및 경쟁사의 고대역폭 메모리 구현과 호환되지는 않습니다.

HMC는 네트워크 시스템의 고성능 컴퓨팅, 멀티코어 프로세싱에 필요한 고대역폭 및 고효율 메모리 요구 사항에 대응하기 위해 개발되었습니다.